财经新闻网消息：
随着3纳米芯片于今年9月正式进入消费市场，全球范围内2纳米芯片制造工艺之争也逐渐临近。 10月19日，台积电总裁魏哲家在法律简报会上表示，台积电预计在2025年量产2纳米芯片。
值得注意的是，这并不是台积电第一次发布2nm工艺的进展计划。 2022年6月，台积电透露，外界关注的3纳米工艺将于当年下半年投入试产。 同时，将斥资新台币1万亿元（约合人民币2290亿元）扩大2纳米产能布局，2024年试产，2025年开始量产。
台积电表示，2nm芯片将采用新的纳米片技术，这将使该工艺成为晶体管密度最小、性能最佳的先进制程技术。 据悉，这一新工艺是指采用新型纳米片晶体管（Gate-All-FET，以下简称“GAA”）结构来取代目前主流的鳍式场效应晶体管（以下简称“”）结构。 与后者相比，GAA结构可以更准确地降低漏电损耗，降低功耗。
与此同时，作为台积电的老对手，三星电子也在6月份举办的2023三星代工论坛上公布了2纳米工艺的最新路线图。 三星电子总裁兼代工业务负责人崔时永在会上透露，三星将从2025年开始首先量产用于移动终端的2纳米工艺芯片，然后将其用于高性能计算（HPC） 2026年推出产品。2027年扩展到汽车芯片。
“从2纳米开始，两家公司在制程技术上的竞争可能正式开始。” 半导体分析师季伟告诉第一财经记者，为了追赶台积电，三星率先采用了3纳米工艺。 新的GAA工艺推出，2nm首次拉开了双方在GAA工艺领域的竞争。
早有准备
虽然三星早在2022年6月就量产了基于GAA工艺的3纳米芯片，但随后的低良率问题也成为了冒着追赶台积电的代价。 公开信息显示，在量产初期，三星3nm良率仅为20%。 即使后续不断改进，三星最新的3纳米工艺良率也仅徘徊在60%左右。
相比之下，对于新工艺较为谨慎的台积电，对于2nm的研发已经做好了充分的准备。 据悉，为了配合GAA结构，台积电在2纳米工艺上引入了包括GAA晶体管、背面电源和超高性能电容器在内的多项新技术。 同时，芯片设计需要使用新的EDA、仿真和验证工具。 目前，Ansys、EDA等开发的EDA工具均已通过台积电认证，可供设计人员使用。
台积电提供的数据显示，与3纳米技术相比，2纳米技术在性能和功耗效率方面都有显着提升。 在相同功耗下，速度将提高10%~15%，或者在相同速度下，功耗将降低25%~30%。
“GAA解决了过去工艺中存在的泄漏问题。” CHIP全球测试中心中国实验室主任罗国钊告诉记者，进入5纳米后，工艺的漏电效应开始成为一个非常棘手的问题。 过去可以通过控制晶体管的间距来减少这种影响，但随着制造工艺越来越低，漏电已经无法解决。
季伟表示，虽然台积电推迟了在2nm上使用GAA工艺的尝试，但目前其3nm芯片的量产良率也并不理想。 这一因素也将加大台积电在2纳米领域的投入和布局。
记者注意到，在今年6月举行的北美技术论坛上，台积电确认2纳米技术将提供全节点改进，以支持台积电客户的下一代产品创新。 除了移动计算基准版本外，2nm技术平台还包括高性能变体，以及全面的小芯片集成解决方案。
“这表明台积电非常重视2nm芯片量产前的生态准备。” 季伟表示，台积电目前规划了三个2nm生产基地。 2025年正式量产之前，台积电应该还在2nm工艺。 更多新动作将在前期布局中公布。
两强一强的竞争
尽管三星因3纳米良率受挫仍落后台积电一位，但这并没有削弱其追赶台积电的雄心。 今年5月，三星电子社长、半导体业务负责人庆贵贤大胆表态，五年内将超越台积电。 他表示，虽然三星目前在芯片加工技术上落后于台积电，但有望在2nm加工节点上领先。
在三星的详细路线图中，除了2025年量产2纳米外，崔世荣表示，三星计划在2025年将GAA工艺制造的芯片应用扩大到3D封装。他表示，三星已经建立了先进封装（AVP） ）半导体事业部内部的业务团队加速下一代半导体后处理技术的研发。 同时，到2027年，三星计划如期量产1.4nm工艺。
此外，与台积电一样，三星也宣布计划加强与国内外无晶圆厂工厂的合作，培育包括AI半导体在内的国内半导体产业生态链。 崔世荣表示，为了发展代工业务，三星需要一个以无晶圆厂公司为中心的强大的半导体生态系统。
台积电的持续追捧也给其带来了一定的压力。 最新的三季度业绩报告显示，虽然台积电的市场份额保持稳定，但净利润和毛利率均出现一定程度的下滑。 研究报告数据还指出，今年第二季度，台积电在全球晶圆代工市场的份额约为57%，同比增长1个百分点，但环比下降2个百分点。百分点。 其中，下滑的市场由三星电子主导，联发科和中芯国际分食。
值得注意的是，在两大巨头争夺之际，老牌巨头英特尔也宣布卷入这场先进制程大战。 根据“四年五个工艺节点”的IDM 2.0战略，英特尔将于2024年至2025年量产20A和18A工艺（相当于2纳米和1.8纳米）。英特尔表示，目前正在全力推进内部1.8纳米工艺已对外测试，预计年内流片。
“就2nm工艺而言，两超一强的竞争格局已基本确定。” 季伟指出，如果1.8nm如期推出，包括联发科、高通、英伟达在内的芯片设计巨头将极有可能成为英特尔未来的客户。 目前，爱立信已宣布与英特尔合作，采用其1.8纳米制程技术定制5G芯片。
未来尚不明朗
多年来，台积电和三星一直在最先进的制造领域展开竞争。 从行业来看，这场2纳米的竞争也将延续这一大势。 不过，随着全球半导体市场需求的变化，先进制程市场的前景也会出现一些变数。
最大的挑战仍然是消费市场的疲软。 从2022年下半年开始，受半导体产能由短缺转为过剩的影响，全球半导体市场在连续八个季度增长后，于当年第二季度首次出现营收下滑。 第三季度继续下滑，降幅达7%。 %。 预计全球半导体市场低迷将持续至2023年。
此前，市场分析人士指出，随着大机型的热潮，AI芯片的需求增长强劲，但这可能仍无法完全抵消消费电子市场需求疲软的影响。 “与主流芯片出货量相比，高端制造工艺仍然只是一个很小的市场，而且很大程度上依赖于消费者需求。” 罗国钊表示，考虑到行业复苏周期，行业也应该适当降低对2纳米芯片性能的预期。
同时，罗国钊表示，虽然摩尔定律仍在发挥作用，但随着芯片制造工艺进入3纳米，工艺迭代带来的性能并没有市场预期那么高。 尤其是苹果发布15之后，3纳米芯片的性能被称为“挤牙膏”，这也让外界更加认识到先进工艺的局限性。
此外，良率是目前巨头们在2nm工艺上收回成本需要解决的最大挑战。 据韩媒此前报道，目前三星和台积电的3纳米工艺良率仅为50%左右，这让企业付出了巨大的成本，尤其是台积电。 高成本将大大降低财务绩效，从而影响对最新制造工艺的投资。
“按照正常做法，良率至少要达到70%，订单量才会稳步增长。” 季伟告诉记者，在解决3纳米良率挑战之前，包括高通、联发科在内的2纳米主要客户可能大家都会谨慎观望。 这显然将是台积电和三星面临的最大麻烦。
免责声明 ① 本网所刊登文章均来自网络转载;文章观点不代表本网立场,其真实性由作者或稿源方负责 ② 如果您对稿件和图片等有版权及其他争议,请及时与我们联系,我们将核实情况后进行相关删除 ③ 联系邮箱:215858170@qq.com
Copyright © 2017-2018